

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05121399 A

(43) Date of publication of application: 18.05.93

(51) Int. CI

H01L 21/316 H01L 21/76 H01L 27/08

(21) Application number: 03234447

(22) Date of filing: 13.09.91

(71) Applicant:

HITACHI LTD HITACHI VLSI ENG

CORP

(72) Inventor:

8ATO TOMOMI KOSAKA YUJI ITO KATSUHIKO 8HIMIZU HIROBUMI KAMIYAMA TAKAMITSU WATANABE KEIICHI TOKUNAGA KENJI NAKAMURA ATSUSHI


(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To suppress a bird's beak of an element isolation exide film to be formed on a surface of a semiconductor substrate by implanting exygen in the substrate with an Si nitride film as a mask, and heat treating the substrate with the nitride film as a mask for exidation.

CONSTITUTION: A semiconductor substrate 1 made of p+ type single-crystal silicon is heat-treated to form an oxide 2. After an SI nitride film 3 is deposited thereon, it is patterned. With the film 3 as a mask oxygen 4 is implanted in the substrate 1. With the film 3 as a mask for oxidation the substrate 1 is heat-treated, and an element isolation oxide film 5 is grown.

COPYRIGHT: (C)1993,JPO&Japio



Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The manufacture approach of the semiconductor integrated circuit equipment characterized by to have the process which forms the thick oxide film for isolation in the predetermined field of the front face of said semi-conductor substrate by heat-treating the process which forms a silicon nitride film in the predetermined field of the upper part of said oxide film, the process which uses said silicon nitride film as the mask of an ion implantation, and injects oxygen into said semi-conductor substrate, and said semi-conductor substrate after forming a thin oxide film in the front face of the semi-conductor substrate which consists of a silicon single crystal.

[Claim 2] The manufacture approach of the semiconductor integrated circuit equipment according to claim 1 characterized by using a silicon nitride film as the mask of oxidation, and heat-treating in an oxidizing

[Claim 3] After forming a thin oxide film in the front face of the semi-conductor substrate which consists of a silicon single crystal, The process which forms the photoresist film in the predetermined field of the upper part of said oxide film, the process which uses said photoresist film as the mask of an ion implantation, and injects oxygen into said semi-conductor substrate, The manufacture approach of the semiconductor integrated circuit equipment characterized by having the process which heat-treats said semi-conductor substrate in an inert gas ambient atmosphere, and forms the thick oxide film for isolation in the predetermined field of the front face of said semi-conductor substrate after removing said photoresist film.

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] About the manufacturing technology of semiconductor integrated circuit equipment, especially this invention is applied to formation of the isolation oxide film (field insulator layer) using a selective oxidation method, and relates to an effective technique.

[0002]

[Description of the Prior Art] At the process (wafer process) which forms semiconductor devices, such as a bipolar transistor and MISFET, on the semi-conductor substrate which consists of a silicon single crystal, a selective oxidation method is beforehand used for the perimeter of a component formation field (active field), and the oxide film for isolation is formed.

[0003] the approach of the describing [above] selective oxidation method using the silicon nitride (Si3 N4) film as a mask, and forming a thick oxide film on the surface of a silicon substrate — it is — LOCOS (local oxidation of silicon) — it is called law etc. and component separation technology current from a process being comparatively easy is in use.

[0004]

[Problem(s) to be Solved by the Invention] However, it is the so-called BAZU beak (bird's beak) as a trouble of a selective oxidation method. For the elongation to the longitudinal direction of the oxide film called, if a component becomes detailed, it is pointed out that it becomes impossible for an active field to fully secure. [0005] Although the approach of controlling the elongation of a BAZU beak by thickening thickness of the silicon nitride film used for the mask of oxidization as the cure etc. is proposed, since the stress at the time of film formation is large, the stress given to a silicon substrate becomes large and a silicon nitride film has the problem which causes increase of defects, such as a rearrangement, when the thickness is thickened. [0006] This invention is made paying attention to the above-mentioned trouble, and the purpose is in offering the technique which can control the elongation of a BAZU beak, without giving big stress to a silicon substrate.

[0007] The other purposes and the new description will become clear from description and the accompanying drawing of this specification along [said] this invention.
[0008]

[Means for Solving the Problem] It will be as follows if the outline of a typical thing is briefly explained among invention indicated in this application.

[0009] (1) After it forms a silicon nitride film in the predetermined field of the upper part of said oxide film, then uses said silicon nitride film as the mask of an ion implantation, after the formation approach of the isolation oxide film by this invention forms a thin oxide film on the surface of a silicon substrate, and it injects oxygen into said silicon substrate, it heat—treats said silicon substrate.

[0010] (2) After it forms the photoresist film in the predetermined field of the upper part of said oxide film, then uses said photoresist film as the mask of an ion implantation, after the formation approach of the isolation oxide film by this invention forms a thin oxide film on the surface of a silicon substrate, and it injects oxygen into said silicon substrate, it removes said photoresist film and heat—treats said silicon substrate in an inert gas ambient atmosphere.

[0011]

[Function] According to the above-mentioned means, the silicon oxide of an amorphous condition generates by association with silicon and oxygen by carrying out the ion implantation of the oxygen to a silicon

substrate. Next, by heat-treating a silicon substrate, the silicon oxide of this amorphous condition is crystallized and a thick isolation oxide film grows on the surface of a silicon substrate.

[0012] Since lateral growth is small compared with growth of the depth direction, a BAZU beak hardly produces this isolation oxide film. Moreover, the thickness of an isolation oxide film is controllable by changing the injection rate and impregnation energy at the time of carrying out the ion implantation of the oxygen to a silicon substrate.

[0013] Although heat treatment of a silicon substrate may be performed in an inert gas ambient atmosphere, since the silicon oxide of an amorphous condition will carry out accelerating oxidization if it carries out in an oxidizing atmosphere, compared with the case where it heat-treats in an inert gas ambient atmosphere, elongation of a BAZU beak can be made smaller.

[0014] Moreover, after using the photoresist film as the mask of an ion implantation and injecting oxygen into a silicon substrate, the approach of removing the photoresist film and heat—treating a silicon substrate in an inert gas ambient atmosphere has little generating of crystal defects, such as a rearrangement, compared with the case where a silicon nitride film with large stress is used as a mask.

[0015]

[Example 1] Hereafter, the formation approach of the isolation oxide film which is one example of this invention is explained using drawing 1 - drawing 4.

[0016] First, p which has the resistance of 10 [omega/cm] extent as shown in <u>drawing 1</u> – The semiconductor substrate 1 which consists of a formal silicon single crystal is heat-treated at about 900–1000 degrees C, and the thin oxide film 2 of about 200A of thickness is formed in the front face.

[0017] Next, as shown in <u>drawing 2</u>, after depositing the silicon nitride film 3 of about 500A of thickness on the upper part of the above-mentioned oxide film 2 using a CVD method, a photoresist (not shown) is used as a mask, this silicon nitride film 3 is etched, and the silicon nitride film 3 of the field in which an isolation oxide film is formed behind is removed.

[0018] Next, as shown in <u>drawing 3</u>, a silicon nitride film 3 is used as the mask of an ion implantation, and oxygen 4 is injected into the semi-conductor substrate 1. At this time, it is thought in the semi-conductor substrate 1 that the silicon oxide of an amorphous condition generates by association with silicon and oxygen 4.

[0019] Next, as shown in <u>drawing 4</u>, a silicon nitride film 3 is used as the mask of oxidation, and the semiconductor substrate 1 is heat-treated at about 1050-1100 degrees C in an oxidizing atmosphere.

[0020] The silicon oxide of the amorphous condition in the semi-conductor substrate 1 is crystallized by this heat treatment, and the thick isolation oxide film 5 of about 1300A of thickness grows up to be the front face of the semi-conductor substrate 1.

[0021] Thus, since lateral growth is small compared with growth of the depth direction, a BAZU beak hardly produces the obtained isolation oxide film 5.

[0022] Moreover, according to the approach of this example, the thickness and the configuration of the isolation oxide film 5 are also controllable by changing the injection rate and impregnation energy at the time of carrying out the ion implantation of the oxygen 4 into the semi-conductor substrate 1.

[0023] Although heat treatment of the semi-conductor substrate 1 may be performed in an inert gas ambient atmosphere, since the silicon oxide of an amorphous condition carries out accelerating oxidization when carrying out in an oxidizing atmosphere, compared with the case where it heat-treats in an inert gas ambient atmosphere, elongation of a BAZU beak can be made smaller.

[0024]

[Example 2] Next, the formation approach of the isolation oxide film which are other examples of this invention is explained using $\frac{1}{2}$ drawing 8.

[0025] First, p which has the resistance of 10 [omega/cm] extent as shown in <u>drawing 5</u> – The semi-conductor substrate 1 which consists of a formal silicon single crystal is heat-treated at about 900–1000 degrees C, and the thin oxide film 2 of about 200A of thickness is formed in the front face.

[0026] Next, as shown in <u>drawing 6</u>, the photoresist film 6 which punctured the isolation oxide film formation field is formed in the upper part of the above-mentioned oxide film 2.

[0027] Next, as shown in <u>drawing 7</u>, the above-mentioned photoresist film 6 is used as the mask of an ion implantation, oxygen 4 is injected into the semi-conductor substrate 1, and ashing removes the above-mentioned photoresist film 6 after that.

[0028] Next, as shown in <u>drawing 8</u> , the semi-conductor substrate 1 is heat-treated at about 1050-1100

degrees C among inert gas ambient atmospheres, such as nitrogen.

[0029] The silicon oxide of the amorphous condition in the semi-conductor substrate 1 is crystallized by this heat treatment, and the thick isolation oxide film 5 grows up to be the front face of the semi-conductor substrate 1.

[0030] According to the approach of this example, since a silicon nitride film with large stress does not exist in the upper part of an active field at the time of growth of the isolation oxide film 5, generating of the crystal defect of an active field can be reduced and it becomes possible to form the semiconductor device of high performance.

[0031] As mentioned above, although invention made by this invention person was concretely explained based on said example, it cannot be overemphasized that it can change variously in the range which this invention is not limited to said example and does not deviate from the summary.

[0032]

[Effect of the Invention] It will be as follows if the effectiveness acquired by the typical thing among invention indicated by this application is explained briefly.

[0033] (1) Since the elongation of a BAZU beak can be controlled according to this invention which heat—treats this semi—conductor substrate and forms an isolation oxide film after carrying out the ion implantation of the oxygen to a semi—conductor substrate, detailed—ization of a semiconductor device can be promoted. [0034] (2) Since generating of the crystal defect of an active field can be reduced according to this invention which heat—treats a semi—conductor substrate in an inert gas ambient atmosphere after using the photoresist film as the mask of an ion implantation, carrying out the ion implantation of the oxygen to a semi—conductor substrate and removing this photoresist film, a semiconductor device can be high—performance—ized.

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the important section sectional view of the semi-conductor substrate in which the manufacture approach of the semiconductor integrated circuit equipment which is one example of this invention is shown.

[Drawing 2] It is the important section sectional view of the semi-conductor substrate in which the manufacture approach of this semiconductor integrated circuit equipment is shown.

[Drawing 3] It is the important section sectional view of the semi-conductor substrate in which the manufacture approach of this semiconductor integrated circuit equipment is shown.

[Drawing 4] It is the important section sectional view of the semi-conductor substrate in which the manufacture approach of this semiconductor integrated circuit equipment is shown.

[Drawing 5] It is the important section sectional view of the semi-conductor substrate in which the manufacture approach of the semiconductor integrated circuit equipment which is other examples of this invention is shown.

[Drawing 6] It is the important section sectional view of the semi-conductor substrate in which the manufacture approach of this semiconductor integrated circuit equipment is shown.

[Drawing 7] It is the important section sectional view of the semi-conductor substrate in which the manufacture approach of this semiconductor integrated circuit equipment is shown.

[Drawing 8] It is the important section sectional view of the semi-conductor substrate in which the manufacture approach of this semiconductor integrated circuit equipment is shown.

[Description of Notations]

- 1 Semi-conductor Substrate
- 2 Oxide Film
- 3 Silicon Nitride Film
- 4 Oxygen
- 5 Isolation Oxide Film
- 6 Photoresist Film


Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS


[Drawing 1]

図 1




[Drawing 2]

図 2




[Drawing 3]



1:半導体基板 3:室化シリコン膜 4:両安

[Drawing 4]



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-121399

(43)公開日 平成5年(1993)5月18日

(51)Int.Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 21/316

21/76 27/08 M 9169-4M

3 3 1 A 7342-4M

7342-4M

H01L 21/94

Δ

審査請求 未請求 請求項の数3(全 6 頁)

(21)出顧番号

特願平3-234447

(22)出願日

平成3年(1991)9月13日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233468

日立超エル・エス・アイ・エンジニアリン

グ株式会社

東京都小平市上水本町 5 丁目20番 1 号

(72)発明者 佐藤 友美

東京都小平市上水本町5丁目20番1号 日

立超エル・エス・アイ・エンジニアリング

株式会社内

(74)代理人 弁理士 小川 勝男


最終頁に続く

(54) 【発明の名称 】 半導体集積回路装置の製造方法

(57) 【要約】

【目的】 半導体基板の表面に形成される素子分離酸化 膜のバーズビークを抑制する。

【構成】 窒化シリコン膜3をイオン注入のマスクにして半導体基板1に酸素4を注入し、次いで窒化シリコン膜3を酸化のマスクにして半導体基板1を熱処理することによって素子分離酸化膜を形成する。



【特許請求の範囲】

【請求項1】 シリコン単結晶からなる半導体基板の表面に薄い酸化膜を形成した後、前記酸化膜の上部の所定領域に窒化シリコン膜を形成する工程、前記窒化シリコン膜をイオン注入のマスクにして前記半導体基板に酸素を注入する工程、前記半導体基板を熱処理することにより、前記半導体基板の表面の所定領域に素子分離用の厚い酸化膜を形成する工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項2】 窒化シリコン膜を酸化のマスクにして酸化性雰囲気中で熱処理を行うことを特徴とする請求項1 記載の半導体集積回路装置の製造方法。

【請求項3】 シリコン単結晶からなる半導体基板の表面に薄い酸化膜を形成した後、前記酸化膜の上部の所定領域にフォトレジスト膜を形成する工程、前記フォトレジスト膜をイオン注入のマスクにして前記半導体基板に酸素を注入する工程、前記フォトレジスト膜を除去した後、前記半導体基板を不活性ガス雰囲気中で熱処理して前記半導体基板の表面の所定領域に素子分離用の厚い酸化膜を形成する工程を有することを特徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置の 製造技術に関し、特に、選択酸化法を用いた素子分離酸 化膜(フィールド絶縁膜)の形成に適用して有効な技術 に関する。

[0002]

【従来の技術】シリコン単結晶からなる半導体基板上に バイポーラトランジスタやMISFETなどの半導体素 子を形成する工程(ウエハプロセス)では、あらかじめ 素子形成領域(アクティブ領域)の周囲に選択酸化法を 用いて素子分離用の酸化膜を形成している。

【0003】上記選択酸化法は、窒化シリコン (Si3 N4) 膜をマスクにしてシリコン基板の表面に厚い酸化膜を形成する方法で、LOCOS (local oxidation of silicon) 法などとも称されており、工程が比較的簡単であることから、現在の素子分離技術の主流となっている。【0004】

【発明が解決しようとする課題】しかしながら、選択酸化法の問題点として、いわゆるバーズビーク (bird's be ak) と称される酸化膜の横方向への伸びのため、素子が微細になってくるとアクティブ領域が充分に確保できなくなることが指摘されている。

【0005】その対策として、例えば酸化のマスクに用いる窒化シリコン膜の膜厚を厚くすることでバーズビークの伸びを抑制する方法などが提案されているが、窒化シリコン膜は膜形成時の応力が大きいため、その膜厚を厚くするとシリコン基板に与えるストレスが大きくなり、転位などの欠陥の増大を引き起こす問題がある。

【0006】本発明は、上記した問題点に着目してなされたものであり、その目的は、シリコン基板に大きなストレスを与えることなく、パーズビークの伸びを抑制することのできる技術を提供することにある。

【0007】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0008]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0009】(1) 本発明による素子分離酸化膜の形成方法は、シリコン基板の表面に薄い酸化膜を形成した後、前記酸化膜の上部の所定領域に窒化シリコン膜を形成し、続いて、前記窒化シリコン膜をイオン注入のマスクにして前記シリコン基板に酸素を注入した後、前記シリコン基板を熱処理するものである。

【0010】(2) 本発明による素子分離酸化膜の形成方法は、シリコン基板の表面に薄い酸化膜を形成した後、前記酸化膜の上部の所定領域にフォトレジスト膜を形成し、続いて、前記フォトレジスト膜をイオン注入のマスクにして前記シリコン基板に酸素を注入した後、前記フォトレジスト膜を除去し、不活性ガス雰囲気中で前記シリコン基板を熱処理するものである。

[0011]

【作用】上記した手段によれば、シリコン基板に酸素をイオン注入することにより、シリコンと酸素との結合によってアモルファス状態の酸化シリコンが生成する。次に、シリコン基板を熱処理することにより、このアモルファス状態の酸化シリコンが結晶化され、シリコン基板の表面に厚い素子分離酸化膜が成長する。

【0012】この素子分離酸化膜は、深さ方向の成長に 比べて横方向の成長が小さいため、バーズビークが殆ど 生じない。また、シリコン基板に酸素をイオン注入する 際の注入量や注入エネルギーを変えることにより、素子 分離酸化膜の膜厚を制御することができる。

【0013】シリコン基板の熱処理は、不活性ガス雰囲気中で行ってもよいが、酸化性雰囲気中で行うとアモルファス状態の酸化シリコンが増速酸化するため、不活性ガス雰囲気中で熱処理を行う場合に比べてバーズビークの伸びをより小さくすることができる。

【0014】また、フォトレジスト膜をイオン注入のマスクにしてシリコン基板に酸素を注入した後、フォトレジスト膜を除去して不活性ガス雰囲気中でシリコン基板を熱処理する方法は、応力の大きい窒化シリコン膜をマスクにする場合に比べて、転位などの結晶欠陥の発生が少ない。

[0015]

【実施例1】以下、本発明の一実施例である素子分離酸 化膜の形成方法を図1~図4を用いて説明する。 【0016】まず、図1に示すように、10 [Ω/cm] 程度の抵抗値を有するp⁻ 形のシリコン単結晶からなる 半導体基板1を900~1000℃程度で熱処理してそ の表面に膜厚200Å程度の薄い酸化膜2を形成する。

【0017】次に、図2に示すように、CVD法を用いて上記酸化膜2の上部に膜厚500Å程度の窒化シリコン膜3を堆積した後、フォトレジスト(図示せず)をマスクにしてこの窒化シリコン膜3をエッチングし、後に素子分離酸化膜が形成される領域の窒化シリコン膜3を除去する。

【0018】次に、図3に示すように、窒化シリコン膜3をイオン注入のマスクにして半導体基板1に酸素4を注入する。このとき、半導体基板1中には、シリコンと酸素4との結合によってアモルファス状態の酸化シリコンが生成するものと考えられる。

【0019】次に、図4に示すように、窒化シリコン膜3を酸化のマスクにして酸化性雰囲気中で半導体基板1を1050~1100℃程度で熱処理する。

【0020】この熱処理により、半導体基板1中のアモルファス状態の酸化シリコンが結晶化され、半導体基板1の表面に膜厚1300Å程度の厚い素子分離酸化膜5が成長する。

【0021】このようにして得られた素子分離酸化膜5は、深さ方向の成長に比べて横方向の成長が小さいため、バーズビークが殆ど生じない。

【0022】また、本実施例の方法によれば、半導体基板1に酸素4をイオン注入する際の注入量や注入エネルギーを変えることにより、素子分離酸化膜5の膜厚や形状を制御することもできる。

【0023】半導体基板1の熱処理は、不活性ガス雰囲気中で行ってもよいが、酸化性雰囲気中で行う場合は、アモルファス状態の酸化シリコンが増速酸化するため、不活性ガス雰囲気中で熱処理を行う場合に比べてバーズビークの伸びをより小さくすることができる。

[0024]

【実施例2】次に、本発明の他の実施例である素子分離酸化膜の形成方法を図5~図8を用いて説明する。

【0025】まず、図5に示すように、10 [Ω /cm]程度の抵抗値を有する p^- 形のシリコン単結晶からなる半導体基板1を900~1000℃程度で熱処理してその表面に膜厚200Å程度の薄い酸化膜2を形成する。

【0026】次に、図6に示すように、上記酸化膜2の 上部に素子分離酸化膜形成領域を開孔したフォトレジス ト膜6を形成する。

【0027】次に、図7に示すように、上記フォトレジスト膜6をイオン注入のマスクにして半導体基板1に酸素4を注入し、その後、上記フォトレジスト膜6をアッシングにより除去する。

【0028】次に、図8に示すように、窒素などの不活性ガス雰囲気中、1050~1100℃程度で半導体基

板1を熱処理する。

【0029】この熱処理により、半導体基板1中のアモルファス状態の酸化シリコンが結晶化され、半導体基板1の表面に厚い素子分離酸化膜5が成長する。

【0030】本実施例の方法によれば、素子分離酸化膜 5の成長時にアクティブ領域の上部に応力の大きい窒化 シリコン膜が存在しないため、アクティブ領域の結晶欠 陥の発生を低減でき、高性能の半導体素子を形成するこ とが可能となる。

【0031】以上、本発明者によってなされた発明を前記実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

[0032]

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0033】(1) 半導体基板に酸素をイオン注入した後、この半導体基板を熱処理して素子分離酸化膜を形成する本発明によれば、バーズビークの伸びを抑制することができるので、半導体素子の微細化を促進することができる。

【0034】(2) フォトレジスト膜をイオン注入のマスクにして半導体基板に酸素をイオン注入し、このフォトレジスト膜を除去した後、不活性ガス雰囲気中で半導体基板を熱処理する本発明によれば、アクティブ領域の結晶欠陥の発生を低減できるので、半導体素子を高性能化することができる。

【図面の簡単な説明】

【図1】本発明の一実施例である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。

【図2】この半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。

【図3】この半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。

【図4】この半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。

【図5】本発明の他の実施例である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。

【図6】この半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。

【図7】この半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。

【図8】この半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。

【符号の説明】


- 1 半導体基板
- 2 酸化膜
- 3 窒化シリコン膜
- 4 酸素

5 素子分離酸化膜

6 フォトレジスト膜


【図1】

図 1




【図2】

図 2




【図3】



1 : 半導体基板 3 : 強化シリコン膜 4 : 酸素


【図4】

図 4




【図5】

図 5




【図6】

図 6




【図7】

図 7



【図8】

図 8



フロントページの続き

(72) 発明者 小坂 雄二

東京都小平市上水本町5丁目20番1号 株式会社日立製作所武蔵工場内

(72) 発明者 伊藤 勝彦

東京都小平市上水本町 5 丁目20番 1 号 株式会社日立製作所武蔵工場内

(72) 発明者 清水 博文

東京都小平市上水本町5丁目20番1号 株式会社日立製作所武蔵工場内

(72) 発明者 神山 孝光

東京都小平市上水本町5丁目20番1号 日立超エル・エス・アイ・エンジニアリング 株式会社内

(72) 発明者 渡辺 啓一

東京都小平市上水本町5丁目20番1号 株式会社日立製作所武蔵工場内

(72) 発明者 徳永 謙二

東京都小平市上水本町 5 丁目20番 1 号 株式会社日立製作所武蔵工場内

(72) 発明者 中村 敦司

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内